W3Cschool
恭喜您成為首批注冊用戶
獲得88經(jīng)驗值獎勵
Verilog 具有很強(qiáng)的電路描述與建模能力,能從多個層次對數(shù)字系統(tǒng)進(jìn)行描述和建模。因此,在簡化硬件設(shè)計任務(wù)、提高設(shè)計效率與可靠性、語言易讀性、層次化和結(jié)構(gòu)化設(shè)計等方面展現(xiàn)了強(qiáng)大的生命力與潛力。
下面是Verilog的主要特性:
wire
?)數(shù)據(jù)類型與寄存器(?reg
?)數(shù)據(jù)類型,線網(wǎng)表示物理元件之間的連線,寄存器表示抽象的數(shù)據(jù)存儲元件。
UDP
?)創(chuàng)建十分靈活。原語既可以是組合邏輯,也可以是時序邏輯。
PLI
?)進(jìn)行進(jìn)一步擴(kuò)展。?PLI
?允許外部函數(shù)訪問 Verilog 模塊內(nèi)部信息,為仿真提供了更加豐富的測試方法。
專用集成電路(?ASIC
?),就是具有專門用途和特殊功能的獨(dú)立集成電路器件。
Verilog 作為硬件描述語言,主要用來生成專用集成電路。
主要通過 3 個途徑來完成:
?FPGA
?和 ?CPLD
?是實現(xiàn)這一途徑的主流器件。他們直接面向用戶,具有極大的靈活性和通用性,實現(xiàn)快捷,測試方便,開發(fā)效率高而成本較低。
通俗來講,就是利用 Verilog 來設(shè)計具有某種特殊功能的專用芯片。根據(jù)基本單元工藝的差異,又可分為門陣列 ?ASIC
?,標(biāo)準(zhǔn)單元 ?ASIC
?,全定制 ?ASIC
?。
主要指既具有面向用戶的 FPGA 可編程邏輯功能和邏輯資源,同時也含有可方便調(diào)用和配置的硬件標(biāo)準(zhǔn)單元模塊,如CPU,RAM,鎖相環(huán),乘法器等。
Copyright©2021 w3cschool編程獅|閩ICP備15016281號-3|閩公網(wǎng)安備35020302033924號
違法和不良信息舉報電話:173-0602-2364|舉報郵箱:jubao@eeedong.com
掃描二維碼
下載編程獅App
編程獅公眾號
聯(lián)系方式:
更多建議: